1. Trong kiến trúc ARM, 'Thumb' là tập lệnh con được thiết kế với mục tiêu chính nào?
A. Tăng tốc độ xử lý số dấu phẩy động
B. Giảm kích thước mã lệnh và tiết kiệm bộ nhớ
C. Hỗ trợ ảo hóa phần cứng
D. Tăng cường bảo mật hệ thống
2. Chu kỳ lệnh (instruction cycle) cơ bản của CPU bao gồm các giai đoạn chính nào?
A. Tìm nạp, giải mã, thực hiện, ghi lại
B. Khởi động, xử lý, lưu trữ, xuất ra
C. Nhập dữ liệu, tính toán, hiển thị kết quả
D. Kết nối, truyền dữ liệu, xử lý, ngắt kết nối
3. Công nghệ siêu phân luồng (Hyper-threading) cho phép một nhân vật lý của CPU hoạt động như bao nhiêu nhân logic đối với hệ điều hành?
A. Một
B. Hai
C. Bốn
D. Tám
4. Phương pháp nào sau đây giúp tăng hiệu suất của CPU bằng cách thực hiện nhiều lệnh đồng thời trong các giai đoạn khác nhau?
A. Tăng tốc độ xung nhịp
B. Sử dụng nhiều nhân xử lý
C. Ống dẫn lệnh (Pipelining)
D. Bộ nhớ ảo (Virtual Memory)
5. Bộ nhớ flash (ví dụ: SSD) thuộc loại bộ nhớ nào trong hệ thống bộ nhớ phân cấp?
A. Bộ nhớ chính (RAM)
B. Bộ nhớ cache
C. Bộ nhớ thứ cấp (Secondary Storage)
D. Thanh ghi
6. Bus hệ thống (system bus) trong kiến trúc máy tính thường bao gồm những loại bus nào?
A. Bus dữ liệu, bus địa chỉ và bus điều khiển
B. Bus USB, bus PCI và bus SATA
C. Bus bộ nhớ, bus I/O và bus đồ họa
D. Bus trong, bus ngoài và bus mở rộng
7. Đơn vị nào sau đây chịu trách nhiệm thực hiện các phép toán số học và logic trong CPU?
A. Bộ nhớ Cache
B. Bộ phận điều khiển (Control Unit)
C. Đơn vị số học và logic (ALU)
D. Thanh ghi (Registers)
8. Thanh ghi (register) trong CPU được sử dụng để làm gì?
A. Lưu trữ dữ liệu lâu dài
B. Lưu trữ dữ liệu và lệnh đang được xử lý hoặc sắp được xử lý
C. Làm bộ nhớ cache thứ cấp
D. Kết nối CPU với các thiết bị ngoại vi
9. Khái niệm 'Instruction Set Architecture' (ISA) đề cập đến điều gì?
A. Cách bố trí các thành phần phần cứng trong máy tính
B. Tập hợp các lệnh mà CPU có thể hiểu và thực hiện
C. Cấu trúc vật lý của bộ nhớ máy tính
D. Giao diện kết nối giữa CPU và các thiết bị ngoại vi
10. Trong biểu diễn số dấu phẩy động, thành phần 'mantissa' (phần định trị) dùng để biểu diễn:
A. Dấu của số
B. Phần nguyên của số
C. Độ chính xác và các chữ số có nghĩa của số
D. Vị trí của dấu phẩy động
11. Trong kiến trúc máy tính lượng tử (Quantum Computing Architecture), đơn vị thông tin cơ bản là gì?
A. Bit
B. Byte
C. Qubit
D. Transistor
12. Trong kiến trúc máy tính song song, mô hình MIMD (Multiple Instruction, Multiple Data) mô tả hệ thống như thế nào?
A. Một bộ xử lý thực hiện nhiều lệnh trên một luồng dữ liệu
B. Nhiều bộ xử lý thực hiện cùng một lệnh trên nhiều luồng dữ liệu
C. Nhiều bộ xử lý thực hiện các lệnh khác nhau trên các luồng dữ liệu khác nhau
D. Một bộ xử lý thực hiện một lệnh duy nhất trên nhiều luồng dữ liệu
13. RAID (Redundant Array of Independent Disks) là công nghệ được sử dụng cho mục đích chính nào?
A. Tăng tốc độ xử lý của CPU
B. Tăng dung lượng bộ nhớ RAM
C. Cải thiện hiệu suất và độ tin cậy của hệ thống lưu trữ
D. Giảm tiêu thụ điện năng của ổ cứng
14. Bộ nhớ cache hoạt động dựa trên nguyên tắc cơ bản nào để tăng tốc độ truy cập dữ liệu?
A. Nguyên tắc lưu trữ dữ liệu tuần tự
B. Nguyên tắc định vị địa chỉ tuyệt đối
C. Nguyên tắc cục bộ (Locality)
D. Nguyên tắc truy cập ngẫu nhiên
15. Trong kiến trúc máy tính, 'bottleneck' (nút cổ chai) thường ám chỉ thành phần nào gây hạn chế hiệu năng chung của hệ thống?
A. Thành phần có tốc độ xử lý chậm nhất
B. Thành phần tiêu thụ điện năng nhiều nhất
C. Thành phần có giá thành cao nhất
D. Thành phần mới được nâng cấp gần đây nhất
16. Chức năng chính của bộ phận điều khiển (Control Unit) trong CPU là gì?
A. Thực hiện các phép toán số học và logic
B. Lưu trữ dữ liệu tạm thời
C. Điều phối và quản lý hoạt động của tất cả các thành phần trong CPU và hệ thống
D. Truyền dữ liệu giữa CPU và bộ nhớ
17. Kiến trúc 'đa nhân dị thể' (Heterogeneous Multi-core Architecture) đề cập đến hệ thống có đặc điểm gì?
A. Nhiều nhân CPU giống hệt nhau
B. Nhiều nhân CPU khác nhau về kiến trúc và chức năng
C. CPU và GPU tích hợp trên cùng một chip
D. Hệ thống sử dụng cả CPU và FPGA
18. RAM loại DDR5 có ưu điểm nổi bật nào so với DDR4?
A. Điện áp hoạt động thấp hơn
B. Tốc độ truyền dữ liệu cao hơn
C. Giá thành rẻ hơn
D. Kích thước vật lý nhỏ hơn
19. Nguyên nhân chính gây ra hiện tượng 'page fault' trong hệ thống bộ nhớ ảo là gì?
A. Lỗi phần cứng bộ nhớ RAM
B. CPU quá tải
C. Truy cập vào trang bộ nhớ không có trong bộ nhớ chính
D. Ổ cứng bị đầy
20. Trong hệ thống bộ nhớ ảo, TLB (Translation Lookaside Buffer) là một loại cache đặc biệt dùng để lưu trữ thông tin gì?
A. Dữ liệu và lệnh thường xuyên được truy cập
B. Địa chỉ vật lý của các trang bộ nhớ ảo
C. Ánh xạ giữa địa chỉ ảo và địa chỉ vật lý
D. Quyền truy cập vào các trang bộ nhớ
21. Endianness (thứ tự byte) là khái niệm liên quan đến cách thức nào trong kiến trúc máy tính?
A. Sắp xếp các bit trong một byte
B. Sắp xếp các byte của một từ (word) trong bộ nhớ
C. Truyền dữ liệu giữa CPU và bộ nhớ
D. Địa chỉ hóa bộ nhớ
22. Công nghệ NVMe (Non-Volatile Memory Express) mang lại lợi ích gì so với giao diện SATA truyền thống cho ổ SSD?
A. Giá thành rẻ hơn
B. Dung lượng lưu trữ lớn hơn
C. Tốc độ truyền dữ liệu và độ trễ thấp hơn đáng kể
D. Tiêu thụ điện năng ít hơn
23. Công nghệ ảo hóa (Virtualization) trong kiến trúc máy tính cho phép thực hiện điều gì?
A. Tăng tốc độ xung nhịp CPU vật lý
B. Chạy nhiều hệ điều hành trên một máy tính vật lý duy nhất
C. Giảm kích thước bộ nhớ RAM
D. Thay thế hoàn toàn phần cứng bằng phần mềm
24. Ngắt (interrupt) trong kiến trúc máy tính là cơ chế cho phép thiết bị nào yêu cầu sự chú ý của CPU?
A. Bộ nhớ Cache
B. Bộ nhớ RAM
C. Thiết bị ngoại vi hoặc phần mềm
D. Ổ cứng
25. Bus PCI Express (PCIe) được sử dụng chủ yếu để kết nối các thành phần nào với bo mạch chủ?
A. RAM
B. CPU
C. Card đồ họa, card mạng, ổ SSD NVMe
D. Ổ cứng SATA
26. Cache coherence (tính nhất quán của cache) là vấn đề quan trọng trong hệ thống đa xử lý, nó đảm bảo điều gì?
A. Dữ liệu trong tất cả các cache luôn được mã hóa
B. Dữ liệu được chia sẻ giữa các bộ xử lý luôn nhất quán và cập nhật
C. Tốc độ truy cập cache luôn đạt mức tối đa
D. Dung lượng cache được phân bổ đều cho các bộ xử lý
27. DMA (Direct Memory Access) là cơ chế cho phép thiết bị ngoại vi truy cập trực tiếp vào bộ nhớ chính mà không cần sự can thiệp của:
A. Bộ nhớ Cache
B. CPU
C. Bộ phận điều khiển bộ nhớ (Memory Controller)
D. Ổ cứng
28. Trong hệ thống bộ nhớ phân cấp, cấp bộ nhớ nào có tốc độ truy cập nhanh nhất và dung lượng nhỏ nhất?
A. Bộ nhớ chính (RAM)
B. Bộ nhớ thứ cấp (Ổ cứng)
C. Thanh ghi (Registers)
D. Bộ nhớ Cache L3
29. Kiến trúc Von Neumann khác biệt so với kiến trúc Harvard chủ yếu ở điểm nào?
A. Sử dụng bộ nhớ cache
B. Sử dụng đường truyền dữ liệu và lệnh riêng biệt
C. Sử dụng bộ nhớ chung cho cả dữ liệu và lệnh
D. Sử dụng nhiều nhân xử lý
30. Điểm khác biệt chính giữa kiến trúc CISC (Complex Instruction Set Computer) và RISC (Reduced Instruction Set Computer) là gì?
A. Số lượng nhân xử lý
B. Tốc độ xung nhịp
C. Số lượng và độ phức tạp của tập lệnh
D. Dung lượng bộ nhớ cache
