Đề 3 – Bài tập, đề thi trắc nghiệm online Kiến trúc máy tính

Bộ nhớ cache nằm ở đỉnh của hệ thống bộ nhớ phân cấp, có tốc độ truy cập nhanh nhất và chi phí trên mỗi bit cao nhất do sử dụng công nghệ bộ nhớ nhanh và dung lượng nhỏ hơn so với RAM và bộ nhớ thứ cấp.

Kiến trúc CISC (ví dụ: x86) có tập lệnh lớn và phức tạp, với nhiều lệnh thực hiện các thao tác phức tạp trong một lệnh duy nhất. Ngược lại, RISC (ví dụ: ARM, MIPS) có tập lệnh đơn giản và ít lệnh hơn, tập trung vào việc thực hiện nhanh các lệnh đơn giản.

Bộ nhớ cache hoạt động hiệu quả dựa trên nguyên tắc cục bộ, tức là dữ liệu và lệnh được truy cập gần đây hoặc có khả năng được truy cập gần nhau trong tương lai sẽ được lưu trữ trong cache để truy cập nhanh hơn.

Ngắt là cơ chế cho phép các thiết bị phần cứng hoặc phần mềm báo hiệu cho CPU về một sự kiện cần được xử lý ngay lập tức, ví dụ như khi một thiết bị I/O hoàn thành thao tác hoặc khi có lỗi xảy ra.

Ảo hóa cho phép tạo ra các máy ảo (VMs) chạy trên một phần cứng vật lý duy nhất. Mỗi VM có thể chạy một hệ điều hành và ứng dụng riêng biệt, cho phép sử dụng hiệu quả hơn tài nguyên phần cứng và tăng tính linh hoạt.

Hệ thống nhúng thường được thiết kế cho các ứng dụng cụ thể với các ràng buộc nghiêm ngặt về tiêu thụ điện năng, kích thước và chi phí. Hiệu năng cao vẫn quan trọng, nhưng thường được cân bằng với các yếu tố khác để đáp ứng yêu cầu của ứng dụng nhúng (ví dụ: thiết bị di động, thiết bị IoT).

Lệnh rẽ nhánh (ví dụ: lệnh IF) có thể làm gián đoạn dòng lệnh trong pipeline vì CPU phải xác định hướng rẽ nhánh trước khi nạp lệnh tiếp theo. Branch prediction là kỹ thuật dự đoán hướng rẽ nhánh để CPU có thể nạp lệnh tiếp theo một cách dự đoán, giảm thiểu pipeline stall và tăng hiệu suất.

Page fault xảy ra khi chương trình cố gắng truy cập một trang bộ nhớ ảo hiện không được tải vào bộ nhớ vật lý (RAM). Hệ điều hành sau đó phải lấy trang đó từ bộ nhớ thứ cấp (ví dụ: ổ cứng) vào RAM.

Trong kiến trúc SMP, tất cả các CPU truy cập bộ nhớ chính thông qua một bus chung, dẫn đến thời gian truy cập bộ nhớ đồng đều (uniform). NUMA, ngược lại, chia bộ nhớ thành các nút cục bộ cho mỗi CPU (hoặc nhóm CPU), dẫn đến thời gian truy cập không đồng đều (non-uniform), với truy cập bộ nhớ cục bộ nhanh hơn truy cập bộ nhớ từ xa.

Interleaving bộ nhớ chia bộ nhớ thành nhiều module và phân chia các địa chỉ bộ nhớ tuần tự giữa các module này. Điều này cho phép truy cập đồng thời vào nhiều module bộ nhớ, tăng băng thông bộ nhớ hiệu quả.

Opcode (operation code) là một phần của lệnh máy, nó xác định phép toán cụ thể mà CPU cần thực hiện (ví dụ: cộng, trừ, tải dữ liệu).

Bộ điều khiển bộ nhớ là một thành phần quan trọng, thường tích hợp trong chipset hoặc CPU, chịu trách nhiệm quản lý và điều phối tất cả các yêu cầu truy cập đến bộ nhớ chính (RAM) từ CPU và các thành phần khác, đảm bảo truy cập bộ nhớ hiệu quả và đúng đắn.

DMA cho phép các thiết bị ngoại vi (ví dụ: card đồ họa, ổ cứng) truyền dữ liệu trực tiếp đến hoặc từ bộ nhớ chính mà không cần CPU phải can thiệp vào từng byte dữ liệu, giúp giảm tải cho CPU và tăng hiệu quả truyền dữ liệu.

Bộ giải mã lệnh nhận lệnh đã được lấy từ bộ nhớ, phân tích opcode và các operand của lệnh, sau đó tạo ra các tín hiệu điều khiển cần thiết để các thành phần khác của CPU (ví dụ: ALU, bộ điều khiển bộ nhớ) thực hiện lệnh.

GPU được thiết kế với kiến trúc song song lớn, bao gồm hàng ngàn nhân nhỏ, để tối ưu hóa cho các tác vụ tính toán song song, đặc biệt là các phép toán dấu phẩy động lớn thường gặp trong đồ họa máy tính, xử lý ảnh, và các ứng dụng machine learning.

Thanh ghi chương trình (PC) giữ địa chỉ bộ nhớ của lệnh tiếp theo mà CPU sẽ lấy và thực hiện. Nó đóng vai trò quan trọng trong việc điều khiển luồng thực thi của chương trình.

Kiến trúc Von Neumann sử dụng một không gian địa chỉ bộ nhớ duy nhất cho cả dữ liệu và lệnh, trong khi kiến trúc Harvard có các không gian bộ nhớ riêng biệt cho dữ liệu và lệnh.

Địa chỉ hóa tương đối (còn gọi là địa chỉ hóa base-offset) sử dụng một thanh ghi cơ sở (base register) và một giá trị offset. Địa chỉ bộ nhớ hiệu dụng được tính bằng cách cộng nội dung của thanh ghi cơ sở với giá trị offset.

Hyper-threading cho phép một nhân CPU vật lý chia sẻ tài nguyên (ví dụ: các đơn vị thực thi) để xử lý hai luồng lệnh cùng một lúc. Điều này không tăng gấp đôi hiệu suất, nhưng cải thiện hiệu suất trong các ứng dụng đa luồng bằng cách tận dụng tốt hơn các tài nguyên nhàn rỗi của nhân.

Bus dữ liệu chịu trách nhiệm truyền dữ liệu thực tế giữa CPU, bộ nhớ chính và các thành phần khác trong hệ thống. Bus địa chỉ xác định vị trí bộ nhớ, và bus điều khiển quản lý hoạt động của hệ thống.

Pipelining chia quá trình thực hiện lệnh thành nhiều giai đoạn và cho phép nhiều lệnh được thực hiện đồng thời ở các giai đoạn khác nhau, giống như một dây chuyền lắp ráp, giúp tăng thông lượng lệnh.

Kiến trúc đa nhân tích hợp nhiều nhân xử lý trên một chip, cho phép thực hiện song song nhiều luồng hoặc tiến trình, từ đó tăng hiệu suất xử lý tổng thể, đặc biệt trong các ứng dụng đa nhiệm hoặc ứng dụng song song.

RAID 5 sử dụng striping (phân chia dữ liệu trên nhiều ổ đĩa) và parity (thông tin kiểm tra chẵn lẻ) để cung cấp khả năng chịu lỗi. Nếu một ổ đĩa bị lỗi, dữ liệu có thể được phục hồi từ các ổ đĩa còn lại và thông tin parity.

Bottleneck (nút cổ chai) trong kiến trúc máy tính là thành phần có tốc độ hoặc băng thông thấp hơn so với các thành phần khác, do đó nó giới hạn hiệu suất tổng thể của hệ thống. Ví dụ, nếu CPU rất nhanh nhưng tốc độ truy cập bộ nhớ chậm, bộ nhớ có thể là bottleneck.

Khối xử lý trung tâm (CPU), đặc biệt là đơn vị số học và logic (ALU), là thành phần chính thực hiện các phép toán số học (cộng, trừ, nhân, chia) và logic (AND, OR, NOT).

Instruction-level parallelism (ILP) là khả năng thực hiện song song các lệnh độc lập trong cùng một chương trình. Pipelining là một kỹ thuật quan trọng để khai thác ILP bằng cách chia quá trình thực hiện lệnh thành các giai đoạn và cho phép nhiều lệnh được xử lý đồng thời ở các giai đoạn khác nhau.

Định luật Amdahl`s Law phát biểu rằng tăng tốc hiệu suất tối đa có thể đạt được bằng cách song song hóa một tác vụ bị giới hạn bởi phần tuần tự của tác vụ đó. Ngay cả khi phần song song hóa có thể đạt được tăng tốc vô hạn, tổng tăng tốc vẫn bị giới hạn bởi tỷ lệ phần trăm tuần tự.

Thanh ghi trạng thái (hoặc cờ) lưu trữ các bit cờ trạng thái, phản ánh kết quả của các phép toán (ví dụ: cờ tràn, cờ nhớ, cờ không) và trạng thái hiện tại của CPU, được sử dụng để điều khiển luồng chương trình (ví dụ: lệnh nhảy có điều kiện).

Cache coherence là vấn đề xảy ra trong hệ thống đa xử lý khi nhiều CPU chia sẻ bộ nhớ và có cache riêng. Nếu một CPU sửa đổi dữ liệu trong cache của nó, các cache khác có thể chứa bản sao cũ của dữ liệu đó, dẫn đến sự không nhất quán dữ liệu (cache incoherence).

EEPROM (hoặc các biến thể như Flash ROM) là loại ROM có thể lập trình lại bằng điện, thường được sử dụng để lưu trữ firmware (phần mềm điều khiển phần cứng) và BIOS (Basic Input/Output System) vì chúng cần được cập nhật trong một số trường hợp.